Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-282889

(43) Date of publication of application: 29.10.1993

(51)Int.CI.

G11C 16/06 G06F 12/02

(21)Application number : 04-077940

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

31.03.1992

(72)Inventor: OKAMOTO YUTAKA


TANAKA YOSHIYUKI

(54) NONVOLATILE SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To write and to increase a life.

CONSTITUTION: The nonvolatile semiconductor memory comprises memory means 1 having a plurality of blocks as minimum erasable unit, managing means for unused blocks, erasing means for sequentially erasing identified unerased blocks of the unused blocks, and control means for sequentially writing data in managed unused block, informing to the managing means as an unused block a block recorded with old data when the old data is not necessary in case where a content of written data is modified from the recorded old data and copying data of necessary part of the old data as required in a block to be written with new data.



LEGAL STATUS

[Date of request for examination]

31.03.1999

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3485938

[Date of registration]

24.10.2003

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Searching PAJ , 페이지 2 / 2

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-282889

(43)公開日 平成5年(1993)10月29日


(51) Int. Cl. ⁵ G11C 16/06	識別記号	庁内整理番号	FI			技術表示箇所		
G06F 12/02	510	8841-5B	55 . 5 (5.6			_		
		6741-5L	G11C 17/00	•	309	F		
			審	査請求 未	請求	請求項の数1	(全15頁)	
(21) 出願番号	特願平4-77940	(71)出願人	(71)出願人 000003078 株式会社東芝					
(22)出願日	平成4年(1992)3	神奈川県川崎市幸区堀川町72番地						
			(72)発明者	岡本 豊 神奈川県川崎市幸区小向東芝町 1 株式会 社東芝総合研究所内				
			(72)発明者	田中 義幸	•		. 12	
				神奈川県川	川崎市	幸区小向東芝町	1 株式会	

(54) 【発明の名称】不揮発性半導体メモリ装置

(57)【要約】

【目的】 本発明は、書き込みを行うとともに長寿命化 を図ることを目的とする。

【構成】 複数個の各プロックを最小消去単位とするメモリ手段1と、未使用プロックの管理手段と、未使用プロックのうち識別した未消去プロックを順次消去する消去手段と、データの書き込みは管理された未使用プロックに順に行い、書き込みデータの内容が記録された旧データを変更したものであってその旧データが不要のときはその旧データが記録されていたブロックを未使用として管理手段に通知し、所要のときは旧データ中の必要部分のデータを新たなデータを書き込むプロックにコピーする制御手段とを有することを特徴とする。



社東芝総合研究所内 (74)代理人 弁理士 三好 保男 (外1名) 【特許請求の範囲】

【請求項1】 複数のブロックに分割されたメモリセルアレイを備え、当該プロックを最小消去単位として構成されたメモリ手段と、未使用の前記ブロックを管理する管理手段と、前記未使用のブロックのうち消去されたものと未消去のものを識別し未消去のプロックを順次消去する消去手段と、データの書き込みは前記管理手段で管理された未使用プロックに順に行い、書き込みを行うデータの内容が既に記録された旧データを変更したものであってその旧データが不要である場合には当該旧データの記録されていたプロックを未使用として前記管理手段に通知し、所要の場合には前記旧データの中の必要とされる部分のデータを新たなデータを書き込むプロックにコピーする制御手段とを有することを特徴とする不揮発性半導体メモリ装置。

1

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気的に書換可能な不揮発性半導体メモリ素子(EEPROM)の中のNAN D型EEPROMを用いた不揮発性半導体メモリ装置に 20 関する。

[0002]

【従来の技術】一般にコンピュータシステムにおける書換可能な記憶装置(記憶素子)は、その容量に物理的な限界があるため、不要になった情報の上に新しい情報を重ね書きして使用される。書換可能な記憶装置(記憶素子)は、その重ね書きの方法で大別すると2通りに分けることが出来る。その一つは、ランダムアクセスメモリ(RAM)やハードディスク、フロッピディスク或いは磁気テープのように、古い情報の上に新しい情報をその30まま上書き出来るものである。他の一つは、ある種の光記憶装置やEEPROMのように重ね書きされる古い情報を一度消去してからでないと新しい情報が書き込めないものである。

【0003】NAND型EEPROMの消去方法は2通りあり、その一つは、例えばインテル社製フラッシュEEPROMのようにチップ全体の情報を一度に消去する方法である。他の一つは、チップの一部分の情報のみを選択的に消去する方法である。

【0004】NAND型EEPROMでは、連続してデ*40 ータを読み出したり、データを書き込んだりするための構造的に連続する複数の記憶セルをページという単位で呼んでいる。例えば、4 MピットEEPROMでは、1 ページは、4 0 9 6 ピットの記憶セルで構成されている。また、構造的に連続する複数ページはブロックという単位で呼ばれる。例えば、4 MピットEEPROMでは、8 ページ(4 k バイト)分の記憶セルで1ブロックが構成されている。NAND型EEPROMで、チップの一部分の情報のみを選択的に消去する場合の単位は、このブロックと一致している。50

【0005】NAND型EEPROMは、上記のようにデータの一部分のみを消去できるので、磁気ディスク装置におけるように、1セクタ分のデータのみを書き換えるといった操作が比較的容易におこなえる不揮発性記憶案子である。そこで、機械的強度に関する信頼性、低消費電力、読み出し時間の高速性といった半導体メモリの特徴を生かして、従来の磁気ディスク装置を置き換えるような用途に使われだした。

【0006】ところが、EEPROMは、データ読み出しのためのアクセス時間が高速である割に、データ書き込みには時間がかかる。例えば、4MビットNAND型 EEPROMの場合、1プロックのデータ読み出しに要する時間が約 490μ socであるのに対し、1プロックを消去して書き換えるには、消去に約10msec、データ書き込みに約4msecの時間を要する。

【0007】さらに、現状の技術ではデータの書換回数に制限があり、10°回ないし10°回程度の書換で寿命となる。よって、同一のプロックに対してデータの重ね書きが集中するとチップ自体の寿命を縮めてしまうという問題があった。

[0008]

【発明が解決しようとする課題】以上のようにNAND型EEPROMを用いた従来の不揮発性半導体メモリ装置は、データの読み出し時間に比べて書き込みに時間がかかり、しかも、書換回数に制限があるため同一ブロックに重ね書きが集中すると寿命を縮めるという問題があった。

【0009】本発明は、このような問題を解決し、書き込みを高速に行うことができるとともに長寿命化を図ることのできる不揮発性半導体メモリ装置を提供することを目的とする。

[0010]

【課題を解決するための手段】本発明は上記課題を解決するために、複数のブロックに分割されたメモリセルアレイを備え、当該ブロックを最小消去単位として構成されたメモリ手段と、未使用の前記ブロックを管理する管理手段と、前記未使用のブロックのうち消去されたものと未消去のものを識別し未消去のブロックを順次消去手段と、データの書き込みは前記管理手段で管理された未使用ブロックに順に行い、書き込みを行うデータの内容が既に記録された旧データを変更したものであってその旧データが不要である場合には当該旧データのに通知し、所要の場合には前記旧データの中の必要とされる部分のデータを新たなデータを書き込むブロックにコピーする制御手段とを有することを要旨とする。

[0011]

【作用】上記構成において、新たなデータの書き込みは、可能な限り予め消去された未使用のプロック領域に 50 対して行われる。これにより不揮発性半導体メモリ装置 3

において本来書き込みに先だって行う必要があり且つア クセス時間の増大を余儀なくさせる消去動作が省略され て高速書き込みが可能になる。また、同一データを更新 /変更する場合でも、物理的な書き込み位置は書き込み の都度変るため、特定のプロックに対する書き込み回数 の増加が回避されて長寿命化を図ることが可能となる。 [0012]

【実施例】以下、本発明の実施例を図面を参照して説明 する。

【0013】図1は、不揮発性半導体メモリ装置の全体 10 構成を示すプロック図である。同図において1はメモリ 手段としてのNAND型EEPROMモジュールであ り、複数個のページからなるブロックに分割されたメモ リセルアレイで構成されている。EEPROMモジュー ル1はデータ線で結ばれたホストインターフェイス2を 介して図示省略のホストシステムに接続されている。デ ータ線上には、マルチプレクサ9及びデータバッファ1 0 が設けられている。また、ホストインターフェイス 2 内には、データレジスタ3、アドレスレジスタ4、カウ ントレジスタ5、コマンドレジスタ6、ステータレジス 20 タ7及びエラーレジスタ8が設けられている。11はコ ントロールロジック、12はECC (誤差修正コード) ジェネレータ/チェッカ、13はアドレスジェネレー タ、14は消去手段及び制御手段としての機能を有する CPU、15は作業用RAM、16は制御プログラムR OMである。制御プログラムROM16には、データ書 き込み等のための一連の制御プログラムが格納されるよ うになっている。

【0014】本実施例のメモリ装置は、不揮発性メモリ 領域であるEEPROMモジュール1に記録されるデー 30 夕に関し、その位置を割付け、管理するために管理テー ブルを使用する。このテーブルは、他のユーザデータと ともにEEPROMモジュール1に記録されるが、この 装置が起動するときに自動的に作業用RAM15に読み 込まれる。また、このテーブルは、EEPROMモジュ ール1への書き込みが行われる度にその内容が更新され るが、この更新されたテーブルは、その都度、或いは装 置の使用が終了する時点でEEPROMモジュール1に 書き戻されることとする。

【0015】このテーブルの一つは、図3にその構成を 40 示す未使用ブロックを管理するためのテーブルである。 他の一つは、図4に示すホストシステムが指定してくる アドレスとメモリモジュール上の物理的なアドレスとの 対照テーブルである。

【0016】まず図3の未使用プロックを管理するため のテープルの一例を説明する。テープルの1番目210 は、未使用のデータブロックを連鎖状に管理するための もので、チェインの先頭のプロックへのポインタであ る。テーブルの2番目211は、同じ目的のポインタで あるがチェインの最後尾へのポインタである。テーブル 50 のブロックの容量に相当するデータ量を単位として、E

の3番目からn+2番目は、NAND型EEPROMモ ジュール1の物理的なプロックの1番目からn番目に対 応している。これらの内容は、212に例示するよう に、さらに、次の未使用ブロックへのポインタ213と 消去フラグ214とから構成されている。テーブルのm 番目218の中のポインタのようにその内容が"-1" であった場合にはチェインの最後尾であることを示すも のとする。よってこの例では、最後尾ポインタ211は テーブルのm番目218をポイントするため内容はmに セットされる。消去フラグ214は、対応するブロック が消去済みであるか否かを示すもので、ここでは"0" の場合は消去済み、"1"の場合は未消去を表すものと

【0017】具体的な例を用いてデータが記録される際 の動作の概要を述べる。

【0018】いま、未使用プロックの連鎖が図2(a) のようであると仮定する。データを記録するには、ま ず、先頭ポインタ101の内容を調べる。図2(a)で は53番目のテーブルをポイントしているから、書き込 み可能なNAND型EEPROMモジュール1上の物理 的なプロックアドレスはオフセット2を減じた51とな る。プロック51に書き込みを行なったら、先頭ポイン タ101の値を、102のポイント先33にセットしな おしてプロック51に対応するテーブル102をこのチ ェインから外す。結果を図2(b)に示す。

【0019】この書き込みに伴なって、既存のプロック のデータが不要になった場合には、さらに、図2(c) に示すようにテーブルが更新されるような操作を行う。 不要になったデータを記録していたのがプロック45で あったとすると、最後尾ポインタ105がポイントして いるテーブルの151番目104の中のポインタと最後 尾ポインタ105の値をプロック45に対応するテープ ル番号47にセットしなおす。テープルの47番目10 7の中のポインタは"-1"に、消去フラグは"-1" に設定される。

【0020】未使用プロックのチェインに加えられた直 後のブロックは消去されていないので、読み出し/書き 込みアクセスが途絶えたときにチェインを順次手繰りな がら、消去を行い、そのプロックに対応するテーブルの 消去フラグを"0"にセットする。

【0021】次いで、図4の対照テーブルを説明する。 テープルの長さnは、NAND型EEPROMモジュー ル1のプロック以下とする。例えば、以後簡単のために ここではEEPROMモジュール1が4MピットEEP ROM1個で構成されていると仮定すると、1プロック の容量は4kバイトであるから、プロックの総数は12 8個となり、対照テープルの項目数nも128以下であ

【0022】この装置では、EEPROMモジュール1

EPROMモジュール1上の物理的位置の割り付けを行 う。即ち、テーブルの1項目めは、ホストシステムから 指定される最初の4kパイト分のデータが実際に記録さ れる物理的位置を示している。図4の例では、203 は、テーブルの3番目の項目であるから、ホストシステ ムから指定してくるアドレス(以後論理アドレスと記 載)の8kバイト目からの4kバイトが、実際にはEE PROMモジュール1の101番目のプロックに割り当 てられていることを示している。また、201,202 のように"-1"の書かれたテープルは、その位置に対 10 応する論理アドレスへの書き込みがまだ行われていない ため、物理的な領域の割り付けが行われていないことを 示す。

【0023】次に、この装置の動作を説明する。

【0024】ホストシステムは、図1のホストインター フェイス2内のアドレスレジスタ4にアクセス開始アド レスを、カウントレジスタ5にアクセスしたいデータの セクタ長をセットし、最後にコマンドレジスタ6に読み 出し/書き込み等の命令をセットする。ホストインター フェイス2のコマンドレジスタ6にアクセス命令が書き 20 込まれると、コントローラ内のCPU14は、コマンド レジスタ6内の命令を読み込み、制御プログラムROM 16に納められたコマンド実行のための一連の制御プロ グラムを実行する。以下の説明では、簡単のためホスト システムの指定してくるセクタ長とEEPROMモジュ ール1におけるページ長は一致しているものと仮定す る。

【0025】図5は、EEPROMモジュール1からデ ータを読み出す手順を示すフローチャートである。 ま ず、図1のCPU14は、ホストインターフェイス2に 30 セットされた開始アドレスと管理テーブル内のアドレス 変換テーブルを参照して読み出しを行うべきEEPRO Mモジュール1上の物理的なアドレスを決定する(ステ ップ301)。次に、EEPROMモジュール1からデ ータバッファ10にデータを読み出す(ステップ30 2)。次いで、後に詳述するようなエラー処理及びデー タバッファ10からホストシステムへのデータ転送等を 実行する(ステップ303~305)。

【0026】図6は、EEPROMモジュールからデー タバッファにデータを読み出す手順を示すフローチャー *40 トである。CPU14は、EEPROMモジュール1を マルチプレクサ9を通してアクセスし読み出しモードに 設定し、データバッファ10を読み出しモードに設定す る(ステップ401,402)。アドレスジェネレータ 13には、読み出しを行うべきEEPROMモジュール 1の物理的なアドレスを設定する(ステップ403)。 そして、データバッファ10に、読み出したデータを蓄 えるべき領域を決定してその先頭番地をデータバッファ 10への書き込みアドレスとして設定する(ステップ4

ータ読み出しのための定められたシーケンスを実行する ように指令を送る。

【0027】コントロールロジック11は、マルチプレ クサ9をEEPROMモジュール1からの読み出しデー 夕がデータパッファ10に流れるように設定し、アドレ スジェネレータ13の内容をインクリメントしながら、 1セクタ分のデータを読み出す(ステップ405)。ま た、EECジェネレータ/チェッカ12をこれらのデー 夕及びこれに付随して読み出されるECCコードを使っ て誤りを検出するように制御する。 1セクタ分のデータ が読み出されると、CPU14は、ECCジェネレータ /チェッカ12をチェックしデータの誤りを検査する (ステップ406)。 誤りが検出されなかった場合、又 は検出されても訂正が行えた場合は、データバッファ1 0からホストシステムにデータを転送する。もし、訂正 不可能な誤りが検出された場合には、ホストシステムに 対するデータ転送は行わずに、CPU14は、ホストイ ンターフェイス 2 内のステータスレジスタ 7 にエラーが 起きたことを示すコードを、エラーレジスタ8にエラー の内容を示すコードを設定し、ホストシステムに命令の 実行が異常終了したことを通知して処理を終了する(ス テップ407~410)。

【0028】図7は、データバッファからホストシステ ムにデータを転送する手順を示すフローチャートであ る。CPU14は、データバッファ10に読み出したデ ータが蓄えられた領域の先頭番地を同バッファからの読 み出しアドレスとして設定し(ステップ501,50 2)、コントロールロジック11に対して、ホストシス テムに 1 セクタ分のデータの転送を行うように指令す る。コントロールロジック11は、データバッファ10 とホストインターフェイス2を制御してホストシステム に対して1セクタ分のデータを転送し(ステップ50 3)、これが終了するとアドレスレジスタ4を1セクタ 分進め、カウントレジスタ5から1を減じ、CPU14 に転送が終了したことを通知する。ホストシステムに転 送すべきデータが残っている限り、CPU14はこの制 御を繰り返す。読み出しデータが全て転送されたら、C PU14は、ホストインターフェイス2内のステータス レジスタ7にエラーの無かったことを示すコードを設定 し、ホストシステムに命令の実行が終了したことを通知 して処理を終了する。

【0029】図8及び図9は、EEPROMモジュール 1へデータを書き込む手順を示すフローチャートであ る。CPU14はホストインターフェイス2にセットさ れた開始アドレスと管理テーブル内のアドレス変換テー ブルを参照して、ホストシステムが書き込みを行おうと しているアドレスに割り振られているEEPROMモジ ュール1上のプロックを割り出す(ステップ601)。 ホストシステムの指示するアドレスに対応するEEPR 0.4)。その後、コントロールロジック 1.1に対してデ500 Mモジュール 1上のプロックが既に割り振られてい

て、かつ、ホストシステムからの要求がそのブロックのデータの全てを書き換えるものでない場合は、ブロック内の書き換えられないデータをデータバッファ10に読み込む(ステップ602~604)。 EEPROMモジュール1からデータバッファ10にデータを読み出す手順は、先に図6のフローチャートを用いて説明した。ブロック内の重ね書きされない部分のデータが全てデータバッファ10に読み込まれるまで図6の処理が繰り返される。次いで、後に詳述するようなホストシステムからデータバッファ10への書き込みデータの転送、データバッファ10からEEPROMモジュール1へのデータの書き込み処理及びエラー処理等を実行する(ステップ605~611)。

【0030】図10は、ホストシステムからデータバッ ファに書き込みデータを転送する手順を示している。C PU14は、データバッファ10を書き込みモードに設 定し(ステップ701)、ホストシステムから転送され てくるデータが蓄えられるデータバッファ10上のアド レスを同パッファへの書き込みアドレスとして設定する (ステップ702)。その後、コントロールロジック1 20 1に対して、ホストシステムから1セクタ分のデータの 転送を行うように指令する。 コントロールロジック11 は、データバッファ10とホストインターフェイス2を 制御してホストシステムから1セクタ分のデータを受け 取り、これが終了するとCPU14に転送が終了したこ とを通知する(ステップ703)。図10の処理は、ホ ストシステムから転送すべきデータが残っていて、か つ、データバッファ10にEEPROMモジュール1の 書き込みを行おうとしているプロックのためのデータが 不足している限り続けられる。ホストシステムからの転 30 送が終了したら、CPU14はホストインターフェイス 2にセットされた開始アドレスと未使用プロックを管理 するテーブルを参照して、先に説明したように未使用ブ ロックのチェインを手繰って、データバッファ10に蓄 えられた1ブロック分のデータが書き込まれるべきEE PROMモジュール1上の未使用ブロックを決定し、E EPROMモジュール1上に書き込みを行う。

【0031】図11は、データバッファ内のデータ1ページ分をEEPROMモジュールに書き込む手順を示したフローチャートである。CPU14は、EEPROM * 40 モジュール1とデータバッファ10に必要ならば初期設定を施した後(ステップ801,802)、書き込みを行うページの先頭アドレスをアドレスジェネレータ13に設定し(ステップ803)、データバッファ10には、書き込まれるデータの先頭アドレスを同バッファの読み出しアドレスとして設定する(ステップ804)。そして、コントロールロジック11に対してデータ書き込みのための定められたシーケンスを実行するように指令を送る。コントロールロジック11は、マルチプレクサ9をデータバッファ10からの書き込みデータがEE 50

PROMモジュール1に流れるように設定し、アドレスジェネレータ13の内容をインクリメントしながらデータを書き込む(ステップ805)。また、ECCジェネレータ/チェッカ12をこれらのデータからECCコードを生成するように制御し、データとともにこのコードも記録する(ステップ806)。図11の処理は、書き込みエラーが発生するか、1プロック分のデータを書き終えるかするまで続けられる(ステップ807)。データの書き込みが正常に行えなかった場合はエラー処理を行い、1プロック分のデータが書き込まれるべきEEPROMモジュール1上のプロックを割付けなおして、再度、書き込みを行なう。書き込みが正常に終了したら管理テーブルの内容を更新する。

8

【0032】ホストシステムの要求するデータを全て記録し終えるか、エラーからの回復が不可能で処理を中断した場合は、CPU14は、ホストインターフェイス2内のステータスレジスタ7に所定のコードを設定し、ホストシステムに命令の実行が終了したことを通知する。ホストインターフェイス2のコマンドレジスタ6にアクセス命令が書き込まれない適当なタイミングに、コントローラ内のCPU14は、先に説明したように、未使用ブロック管理テーブルのチェインを手繰りながら未消去のブロックを順次消去してゆく。

【0033】なお、上記の実施例では、EEPROMモジュールは、ホストインターフェイスを介して、ホストシステムと並行して動作可能なコントローラにより制御される形態を取っているが、ホストシステムのCPUにより直接制御される形態を取ってもよい。その他、本発明はその主旨を逸脱しない範囲で種々変形して用いることができる。

[0034]

【発明の効果】以上説明したように、本発明によれば、新たなデータの書き込みは、可能な限り予め消去された未使用のプロックに対して行うようにしたため、本来書き込みに先だって行う必要があり且つアクセス時間の増大を余儀なくさせる消去動作が省略されて書き込みを高速に行うことができる。また、同一データを更新/変更する場合でも、物理的な書き込み位置は書き込みの度ごとに変るため、特定のブロックに対する書き込み回数の増加が回避されて長寿命化を図ることができる。

【図面の簡単な説明】

【図1】本発明に係る不揮発性半導体メモリ装置の実施 例を示すプロック図である。

【図2】本実施例において未使用プロックを管理するテーブルの操作を説明するための図である。

【図3】本実施例における未使用ブロックを管理するテ ーブルの操作を説明するための図である。

【図4】本実施例におけるアドレス変換用の対照テーブルの構成を示す図である。

【図5】本実施例においてEEPROMモジュールから

-201

データの読み出し処理を説明するためのフローチャート である。

【図6】本実施例においてEEPROMモジュールから データバッファへのデータの読み出し処理を説明するた めのフローチャートである。

【図7】本実施例においてデータバッファからホストシ ステムへの読み出しデータの転送処理を説明するための フローチャートである。

【図8】本実施例においてEEPROMモジュールへの データの書き込み処理を説明するためのフローチャート 10 1 EEPROMモジュール (メモリ手段) である。

【図9】本実施例においてEEPROMモジュールへの

データの書き込み処理を説明するためのフローチャート である。

10

【図10】本実施例においてホストシステムからデータ バッファへの書き込みデータの転送処理を説明するため のフローチャートである。


【図11】本実施例においてデータバッファ内のデータ をEEPROMモジュールに書き込む処理を説明するた めのフローチャートである。

【符号の説明】

14 未消去プロックの消去処理、書き込み処理及びコ ピー処理等を実行するCPU


【図3】 [図4] 210 - 1 先頭ポインタ 1 -202 - 1 -203 8 101 -211 2 最高尾ポインタ -204 4 9 213 ポインタ 3 n - 1 消去フラグ -214 212 ポインタ 4 消去フラグ 219 - 1 m 消去フラグ 218

【図1】




【図2】


(**a**)




(b)




(C)




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



【図11】

